課程概要

友晶的RISC-V on T-Core 系列課程以使用 Intel? Max 10 FPGA 的 T-Core 板卡為平臺(tái)，介紹RISC-V處理器的設(shè)計(jì)、實(shí)現(xiàn)及應(yīng)用，該課程分為設(shè)計(jì)篇及實(shí)戰(zhàn)應(yīng)用篇。不僅從理論上對(duì)RISC-V處理器架構(gòu)進(jìn)行了深入淺出的解析，詳細(xì)講解了如何使用Verilog代碼進(jìn)行RISC-V各模塊的實(shí)現(xiàn)；還從實(shí)戰(zhàn)出發(fā)，提供了step by step的設(shè)計(jì)實(shí)例，寓教于樂地介紹了RISC-V On T-Core 的環(huán)境搭建和開發(fā)流程。

認(rèn)識(shí)RISC-V

RISC-V是加州大學(xué)伯克利分校設(shè)計(jì)并發(fā)布的一種免費(fèi)而且開放的指令集架構(gòu)。與大多數(shù)CPU指令集不同，RISC-V具有極強(qiáng)的擴(kuò)展性，其應(yīng)用可以覆蓋IoT設(shè)備、桌面計(jì)算機(jī)、高性能計(jì)算機(jī)等眾多領(lǐng)域。作為一個(gè)開放的指令集，它的準(zhǔn)入門檻極低，支持根據(jù)具體場(chǎng)景選擇適合的指令集，設(shè)計(jì)、制造和銷售RISC-V芯片和軟件。除了開源和免費(fèi)這兩個(gè)最大的優(yōu)點(diǎn)外，RISC-V還具有易于移植、模塊化設(shè)計(jì)、完整的工具鏈等特點(diǎn)。

友晶T-Core板卡搭配RISC-V的優(yōu)勢(shì)

Terasic T-Core 是一款由 MAX10 系列邏輯容量最大的 FPGA 所驅(qū)動(dòng)的高度靈活的平臺(tái)和配置工具。作為 RISC-V 入門套件，T-Core 完全支持 RISC-V CPU。開發(fā)人員在開發(fā)基于 RISC-V 的應(yīng)用程序時(shí)，可以輕松上手同時(shí)享受極大的靈活性。

第一講[ link ] - RISC-V架構(gòu)處理器基礎(chǔ)

本講系統(tǒng)介紹了RISC-V架構(gòu)處理器的基礎(chǔ)理論知識(shí)，同時(shí)也對(duì)RISC-V 處理器在 T-Core 上的實(shí)現(xiàn)進(jìn)行了描述。

課程講義[ link ], Q&A [ link ]

第二講[ link ] - RISC-V處理器ALU設(shè)計(jì)與實(shí)現(xiàn)

本講主要介紹了 ALU 的設(shè)計(jì)和設(shè)計(jì)，同時(shí)對(duì) T-Core 開發(fā)板上實(shí)現(xiàn)的 RISC-V 處理器 ALU 的關(guān)鍵代碼進(jìn)行了講解。

課程講義[ link ], Q&A [ link ]

第三講[ link ] - RISC-V處理器指令周期設(shè)計(jì)與實(shí)現(xiàn)

本講主要介紹了單指令周期 CPU 數(shù)據(jù)通路和控制器的設(shè)計(jì)，同時(shí)對(duì) T-Core 開發(fā)板上實(shí)現(xiàn)的 E203 指令的執(zhí)行過程進(jìn)行了分析。

課程講義[ link ], Q&A [ link ]

第四講[ link ] - RISC-V處理器流水線設(shè)計(jì)及實(shí)現(xiàn)

本講系統(tǒng)介紹了處理器流水線的概念，并詳述了流水線設(shè)計(jì)所帶來的沖突冒險(xiǎn)及其解決辦法，同時(shí)對(duì) RISC-V on T-Core 的流水線代碼進(jìn)行了解析。

課程講義[ link ], Q&A [ link ]

第五講[ link ] - RISC-V 處理器內(nèi)存結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)

本講著重介紹了存儲(chǔ)器層次化結(jié)構(gòu)中 Cache 的原理及改進(jìn)方法、虛擬存儲(chǔ)器的管理兩大方面，并且對(duì) RISC-V on T-Core 的存儲(chǔ)器系統(tǒng)的代碼進(jìn)行了講解，同時(shí)對(duì) RISC-V on T-Core  的存儲(chǔ)器系統(tǒng)的代碼進(jìn)行了解析。

課程講義[ link ], Q&A [ link ]

第六講[ link ] - RISC-V 處理器中斷與異常處理機(jī)制及實(shí)現(xiàn)

本講著重介紹了中斷與異常的概念和處理機(jī)制，并分別對(duì)單指令周期數(shù)據(jù)通路中的中斷和異常的處理實(shí)現(xiàn)與流水線數(shù)據(jù)通路中的中斷和異常的處理實(shí)現(xiàn)進(jìn)行了講解，同時(shí)對(duì) RISC-V on T-Core 的中斷與異常代碼進(jìn)行了解析。

課程講義[ link ], Q&A [ link ]

第七講[ link ] - RISC-V處理器的可擴(kuò)展性設(shè)計(jì)與實(shí)現(xiàn)

本講介紹了RISC-V 處理器的可擴(kuò)展性設(shè)計(jì)與實(shí)現(xiàn)，尤其是如何在 RISC-V on T-Core 上實(shí)現(xiàn)一個(gè)自定義的 DOT 指令的代碼。

課程講義[ link ], Q&A [ link ]

第八講[ link ] - RISC-V on T-Core 的開發(fā)流程

本講從RISC-V on T-Core  的框架出發(fā)， 系統(tǒng)介紹RISC-V CPU 在 T-Core 上的實(shí)現(xiàn)及其嵌入式設(shè)計(jì)的流程。

課程講義[ link ], Q&A [ link ], 范例Demo[ link ]

第九講[ link ] - RISC-V 實(shí)戰(zhàn)演練之 GPIO 與 UART

本講對(duì)RISC-V on T-Core 的 GPIO 結(jié)構(gòu)與GPIO寄存器讀寫，以及軟件上如何對(duì)GPIO中斷進(jìn)行處理進(jìn)行了介紹，并且詳述了如何使用寄存器控制的方式實(shí)現(xiàn)串口的收發(fā)操作及如何使用bsp預(yù)先設(shè)計(jì)好的printf功能在uart0打印字符等。

課程講義[ link ], Q&A [ link ] , 范例Demo[ link ]

第十講[ link ] - RISC-V 實(shí)戰(zhàn)演練之定時(shí)器、PWM、I2C、SPI

本講對(duì)RISC-V on T-Core 的四個(gè)外設(shè)——定時(shí)器、PWM、I2C、SPI作了系統(tǒng)介紹，并且針對(duì)每一個(gè)外設(shè)，還設(shè)計(jì)了相應(yīng)的實(shí)驗(yàn)。

課程講義[ link ], Q&A [ link ] , 范例Demo[ link ]

第十一講[ link ] - RISC-V 實(shí)戰(zhàn)演練之自定義指令

本講主要介紹了自定義指令的軟件流程，并且設(shè)計(jì)了一個(gè)矩陣乘法的實(shí)驗(yàn)來驗(yàn)證 dot 自定義指令對(duì)性能的提升。

課程講義[ link ], Q&A [ link ] , 范例Demo[ link ]

第十二講[ link ] - RISC-V 實(shí)戰(zhàn)演練之FreeRTOS

本講介紹了常見的操作系統(tǒng)及 FreeRTOS 系統(tǒng)特性及 FreeRTOS 的工作原理，還通過實(shí)例，闡述了將 FreeRTOS 移植到 RISC-V 的關(guān)鍵內(nèi)容和創(chuàng)建 FreeRTOS 工程中進(jìn)行工程配置的注意事項(xiàng)，并通過具體代碼對(duì) FreeRTOS 實(shí)時(shí)任務(wù)調(diào)度原理進(jìn)行了講解。

課程講義[ link ], Q&A [ link ] , 范例Demo[ link ]

《RISC-V on T-Core》學(xué)習(xí)筆記[ link  ]